论文投稿_医学论文投稿_核心期刊,职称论文投稿发表_论文部落

　　【摘要】BCD工艺是一种先进的单片集成工艺技术，把双极器件和CMOS器件同时制作在同一芯片上。它综合了双极器件高跨导、强负载驱动能力和CMOS集成度高、低功耗的优点，使其互相取长补短，发挥各自的优点。更为重要的是，它集成了DMOS功率器件，DMOS可以在开关模式下工作，功耗极低。不需要昂贵的封装和冷却系统就可以将大功率传递给负载。低功耗是BCD工艺的一个主要优点之一。本篇文章对高性能LDMOS开发中的DoubleResurf技术进行了简要阐述。

　　【关键词】电源管理LDMOS集成电路

　　BCD工艺是电源管理、显示驱动、汽车电子等IC制造工艺的上佳选择。整合过的BCD工艺制程，可大幅降低功率耗损，提高系统性能，节省电路的封装费用，并具有更好的可靠性，也给了此类工艺的芯片电路在设计时更多的选择空间。BCD工艺技术的发展不像标准CMOS工艺那样，一直遵循Moore定律向更小线宽、更快的速度方向发展。BCD工艺朝着三个方向分化发展：高压、高功率、高密度。其中高密度BCD主要的电压范围是5～50V，一些汽车电子应用会到70V。在此应用领域，BCD技术将集成越来越复杂的功能，今天，有的产品甚至集成了非挥发性存储器。

　　由于BCD工艺中器件种类多，必须做到高压器件和低压器件的兼容；双极工艺和CMOS工艺的相兼容，尤其是要选择合适的隔离技术；为控制制造成本，必须考虑光刻版的兼容性。考虑到器件各区的特殊要求，为减少工艺制造用的光刻版，应尽量使同种掺杂能兼容进行。因此，需要精确的工艺模拟和巧妙的器件设计。

　　功率输出级DMOS管是此类电路的核心，往往占据整个芯片面积的1/2～2/3，它是整个集成电路的关键。DMOS器件是由成百上千的单一结构的DMOS单元所组成的。这些单元的数目是根据一个芯片所需要的驱动能力所决定的，DMOS的性能直接决定了芯片的驱动能力和芯片面积。对于一个由多个基本单元结构组成的LDMOS器件，其中一个最主要的考察参数是导通电阻，用Rds（on）表示。导通电阻是指在器件工作时，从漏到源的电阻。对于LDMOS器件应尽可能减小导通电阻，就是BCD工艺流程所追求的目标。当导通电阻很小时，器件就会提供一个很好的开关特性，因为漏源之间小的导通电阻，会有较大的输出电流，从而可以具有更强的驱动能力。因此，高功率BCD工艺发展并不着重于减小工艺的特征尺寸，重点是如何降低控制电路的成本，优化DMOS器件的结构，提高其击穿电压，并降低导通电阻。

　　对LDMOS而言，外延层的厚度、隔离结构、漂移区的掺杂浓度、漂移区的长度是其最重要的特性参数。我们可以通过增加漂移区的长度和减小漂移区的掺杂浓度以提高击穿电压，但是这会增加芯片面积和导通电阻。高压DMOS器件耐压和导通电阻取决于漂移区的浓度、外延层厚度及漂移区长度的折中选择。

　　因为耐压和导通阻抗对于外延层的浓度和厚度的要求是矛盾的。高的击穿电压要求厚的轻掺杂和长的漂移区，而低的导通电阻则要求薄的重掺杂和短的漂移区，因此必须选择最佳外延参数和漂移区长度，以便在满足一定的源漏击穿电压的前提下，得到最小的导通电阻。

　　为解决这一问题，需要在器件设计中引入DoubleRESURF技术，RESURF（REducedSURfaceField）技术是设计横向功率器件的关键技术之一。DoubleRESURF技术在提高器件反向耐压的情况下，可使器件导通电阻明显地降低。

　　在0.18um制程的BCD工艺中，隔离结构由LOCOS（局部场氧隔离）STI（浅槽隔离），一定程度上限制了导通电阻和击穿电压的优化，一种新型的LDMOS器件结构和工艺技术，实现超低的导通电阻并且漏端对衬底完全隔离的LDMOS。通过在LDMOS漂移区上做一层优化的超浅槽隔离，同时在漂移区内进行高能P型注入，在N型漂移区注入层下方形成一层P型层，引入并实现了RESURF技术和漏端隔离技术，进一步降低了导通电阻。

　　高性能LDMOS器件研究是功率集成电路电路的核心，与已有的探索性研究成果相比，其创新之处在于：

　　1、高均匀性、低缺陷密度的外延工艺：在要求40V以上击穿电压的情况下，同时要求外延层与P型体区相连接起到漏端隔离的作用，则必须要求外延为均匀的P型掺杂且晶格缺陷密度必须很低；

　　2、均匀P降场层DoubleRESURF技术：漂移区和P降场层的电荷平衡问题是DoubleRESURF器件研究的关键，只有当两者剂量相匹配时才能满足RESURF原理，才可获得较好的器件性能。本课题采用器件仿真模拟深入分析漂移区浓度、长度和P降场层浓度、长度与均匀P降场层DoubleRESURFLDMOS击穿电压和导通电阻的关系。

　　3、超浅沟槽隔离结构（USTI）：这个STI深度相对常规STI（浅槽隔离）工艺较浅，侧壁角度也进行了优化，用于实现漂移区的场板隔离结构，并研究了这层USTI的深度优化值以及侧壁刻蚀角度的优化值，得到最佳的耐压与导通电阻的匹配。

　　4、表面场氧隔离与金属场板结合：为进一步降低导通电阻，采取淀积表面氧化层作为隔离结构。金属场板使器件表面电场分布更加均匀，从而提高器件击穿电压；而表面场氧隔离给电流提供了平行的导电通路，使器件比导通电阻只有传统DoubleRESURFLDMOS的2/3。

　　5、版图优化：该LDMOS的版图设计为跑道型结构，同时为了降低指尖状源极和指尖状漏极的曲率效应。